什么是DFX技术？DFX设计一定要执行设计规则检查吗？
2024-01-02什么是DFX技术？ DFX（Dynamic Function eXchange）的前身是PR（部分可重配置，Partial Reconfiguration）。使用DFX这个名字更能准确描述其功能，即在线切换设计中某个模块的功能。我们把这个模块对应的FPGA物理区域称之为一个可重配置分区（RP，ReconfigurablePartition）。同一个RP下可动态切换的模块称之为可重配置模块（RM，Reconfigurable Module）。一个RP下可以有一个或多个RM。每个RP要通过手工布局
研究人员设计双通道红外CO₂气体传感器检测系统
2024-01-0120世纪60年代，以半导体类、光学类、电化学类为基础的气体传感器逐渐走入人们的视线，传统的二氧化碳（CO₂）传感器是基于电化学原理制成的，寿命较短，并且易受可燃气体的限制，无法适用于某些特殊场景。红外气体传感器基于其在灵敏度、响应时间、可靠性和成本等方面的优势而备受关注，在国内外市场都存在巨大需求。因此，进一步研发红外气体传感器新技术、开发新工艺是未来的重要研究方向。 据麦姆斯咨询报道，基于非色散红外（NDIR）差分检测技术，中北大学的研究人员设计了一种双通道红外CO₂气体传感器检测系统，实现
基于FPGA的原型设计对系统级验证的适用性
2024-01-01前言 作为基于FPGA的原型设计的倡导者，我们可能会偏向于它的好处，而对其缺陷视而不见，然而，这不是我们的意图。本文系列旨在给一个平衡的观点FPGA-based原型的利弊，说到底，如果他们能通过其他方法器目标会更好地满足，例如使用基于SystemC的虚拟原型，我们不想让人们必须要使用一个长原型项目。 本章将提供基于FPGA的原型设计的目的和局限性。完成本章后，读者应该深入了解基于FPGA的原型设计对系统级验证的适用性和其他目标的适用性。正如我们将在后面的章节中看到的，通过保持专注于原型项目的目
基于FPGA的呼吸灯设计
2024-01-01呼吸灯主要是利用PWM的方式，在固定的频率下，通过调整占空比的方式来控制LED灯的亮度的变化，从而实现由暗渐亮再由亮渐暗的过程。 呼吸灯的整个FPGA实现流程主要由四个模块组成，分别是计数器模块，调节值产生模块，计数方向模块以及占空比调节模块组成。 计数器模块：计数器设置为五进制计数器，其输出记为counter； 调节值产生模块：为五进制加减计数器，用以产生占空比调节的比较值，其输出记为compare； 计数方向模块：通过高低电平控制调节值产生模块的计数方向，其输出记为flag； 占空比调节模
做好FPGA设计需要掌握哪些知识
2024-01-01成为一名说得过去的FPGA设计者，需要练好5项基本功：仿真、综合、时序分析、调试、验证。 需要强调的一点是，以上基本功是针对FPGA设计者来说的，不是针对IC设计者的。对于IC设计，我不懂，所以不敢妄言。 对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程，对应关系如下： 仿真：Modelsim, Quartus II(Simulator Tool) 综合：Quartus II (Compiler Tool, RTL Viewer, Technology Map Vie
FPGA的基本组成和设计流程
2024-01-01FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它是由大量的可编程逻辑单元（查找表、触发器等）和可编程互连资源组成的。FPGA的灵活性和可重构性使其在数字系统设计中得到了广泛应用。 FPGA的基本组成部分包括可编程逻辑单元、可编程互连资源、存储器和其他外设接口。其中，可编程逻辑单元是FPGA最重要的组成部分，它由查找表、触发器、多路复用器等组成，可以根据需要进行配置和重新配置。可编程互连资源则负责实现FPGA内部各个模块之间的连接和通信。存储器和其他
FPGA设计中的模块化设计
2023-12-31 模块化设计是FPGA设计中一个很重要的技巧，它能够使一个大型设计的分工协作、仿真测试更加容易，代码维护或升级也更加便利。 如图3.28所示，一般整个设计工程的顶层文件里只做例化，不做逻辑处理。顶层模块下会包含多个子模块，比如图中的模块A、模块B、模块C等等，而模块A、B、C下又可以再为分多个子模块实现，如A模块可以包含子模块A1、A2和A3等。 图3.28 模块设计示意图 采用模块化的设计，就可以将大规模复杂系统按照一定规则划分成若干模块，然后对每个模块分别进行设计输入、综合与实现
FPGA设计之Verilog中clk为什么要用posedge而不用negedge？
2023-12-31Verilog是一种硬件描述语言，用于描述数字电路的行为和特性。在Verilog中，时钟信号（clk）和线路是非常重要的，它用于同步电路中的各个模块，确保它们在同一时刻执行。 在Verilog中，时钟信号可以使用posedge和negedge两种方式来触发。posedge表示时钟信号的上升沿（电平从低到高跳变），而negedge表示时钟信号的下降沿（电平从高到低跳变）。在实际应用中，大多数设计都使用posedge触发方式。 这是因为在数字电路中，时钟信号的上升沿是同步电路中的关键时间点，它可以
基于IP核的FPGA设计方法是什么？
2023-12-29前言 几年前设计专用集成电路（ASIC） 还是少数集成电路设计工程师的事， 随着硅的集成度不断提高，百万门的ASIC 已不难实现， 系统制造公司的设计人员正越来越多地采用ASIC 技术集成系统级功能（System L evel In tegrete - SL I） ， 或称片上系统（System on a ch ip ） ， 但ASIC 设计能力跟不上制造能力的矛盾也日益突出。现在设计人员已不必全部用逻辑门去设计ASIC， 类似于用集成电路（ IC） 芯片在印制板上的设计，ASIC 设计人员可
基于FPGA原型设计的SoC开发
2023-12-29前言 本系列文章将建立一些定义，并概述试图通过基于FPGA原型设计来克服的挑战。 我们将探讨基于soc的系统的复杂性及其在验证过程中所面临的挑战，还将比较和对比基于FPGA的原型与其他原型方法，包括系统级虚拟建模。在这后续，将和大家一起深入研究基于FPGA的原型技术如何有利于一些实际项目，并为基于FPGA的原型技术提供一些指导。那么开始吧！ 摩尔是对滴 自从Gordon E. Moore描述了在集成电路上可以廉价放置多少晶体管的趋势以来，由半导体设计来实现的电子设计已经以一种难以想象的速度发展